삼성전자의 대량생산체제 구축능력의 핵심은 개발과 생산과정의 통합에 있다.
첫째, 삼성전자는 디자인에서부터 대량생산에 이르기까지 모든 단계에서 엔지니어들이 함께 참여하도록 해서 개발 부문과 생산 부문을 긴밀하게 통합했다. 설계가 끝나면 프로세스 엔지니어, 프로세스가 끝나면 테스트 엔지니어, 테스트가 끝나면 양산 엔지니어가 참여하는 순차적인 방식을 탈피해서 전부문의 엔지니어가 한꺼번에 병렬적으로 개발과 생산 작업에 참여하도록 한 것이다. 물론 메모리 반도체 제조과정에서 개발과 생산의 통합은 보편적인 현상이다. 라인 하나 짓는 데에 1년 반가량 걸리지만 개발과 생산 간에는 짧을 경우 6개월밖에는 격차가 나지 않기 때문이다. 따라서 신제품을 개발하면서 양산체제를 만들어나가야 한다. 삼성전자는 이러한 개발과 생산 간 통합도를 다른 업체들보다 크게 높였다.......삼성전자가 이렇게 개발과 생산을 긴밀하게 통합시킨 데에는 전 세계 반도체업체 가운데 유일하게 설계와 생산이 한단지에서 이뤄지는 회사라는 점도 유리하게 작용했다. -50쪽
둘째, 삼성전자는 '삼성식TF(task force)'라고 할 수 있는 독창적인 TF를 운영했다....TF를 '그물망식'으로 운영해서 설계와 제조공정이 함께 엮이도록 하는 조직이다. 이 조직의 장점은 기술적인 문제를 빨리 해결할 수 있는 능력에 있다......삼성전자는 독특한 TF를 통해 기술적인 문제들을 '병렬적'으로 해결하는 시스템을 구축했다. 기술적인 문제가 발생했을 때 문제의 원인이 예컨대 다섯 가지 가능성 안에는 확실히 들어있다는 노하우를 터득했고, 이에 따라 다섯 가지 가능성에 대해 동시에 문제를 추적하고 해결해나가는 것이다. 삼성전자의 이러한 병렬적 문제해결 노하우는 대량생산체제를 신속하게 구축하는 데에 매우 중요한 요인이었다. -51쪽
셋째, 삼성전자는 개발과 생산과정을 통합시켜 파일럿라인에서 부터 수율(yields)을 사전에 검증할 수 있는 체제를 개발하였다. 이 시스템을 도입하기 전에는 대량생산이 시작되어야만 수율을 알 수 있다는 것이 통념이었으나, 삼성전자는 개발단계에서부터 양산 제품의 수율을 알 수 있는 체제를 만들었다. 수율을 미리 알 수 있으면 개발 단계에서 양산과 관련된 기술적 문제들을 가능한 많이 해결할 수 있다. 이러한 능력 덕분에 삼성전자는 2001년 12인치 생산라인의 양산 초기 단게에서 '골든수율(80%)'에 근접한 수율을 달성했다. 이것은 당시 반도체업계에서 상상할 수 없었던 일이었다. 삼성전자는 이렇게 수율에 대한 확신이 미리 섰기 때문에 장비업체들에게 처음부터 대량의 설비를 발주할 수 있었고, 대량생산체제 구축의 속도전에서 앞서 나갈 수 있었다. -52쪽
넷째, 삼성전자는 내부에 효과적인 지식공유체제를 만들어나갔다. 개발과 생산공정에서 수집된 세세한 정보들을 모아둔 광범위한 데이터베이스를 구축하고, 신규 라인을 만들 때에 엔지니어들의 절반은 기존 라인에서 일하던 사람들로 배치해서 기존 라인과 신규 라인 간에 정보가 자연스럽게 공유되도록 했다. 1994년부터는 MP(maintenance prevention) 정보대회를 통해 정보교환을 촉진시켰다. 이렇게 다양한 정보공유 메커니즘을 통해 똑같은 기술적 실수가 반복되는 가능성을 줄였고, 엔지니어들은 공정을 향상시키는 데에 필요한 지식을 더 많이 확보할 수 있었다. -52쪽
삼성전자가 생산비용을 떨어뜨리는 데에 가장 중요한 혁신 가운데 하나가 기술의 세대 간 적용이다. 기술 리더로서 삼성전자는 차세대 첨단 설계와 공정기술을 먼저 확보했다. 삼성전자는 이 기술을 현세대의 상용화 제품에 다른 업체들보다 먼저 적용해서 생산성 향상 경쟁에 앞서 나갈 수 있었다.....처음에 0.35마이크로미터의 회로선폭에 해당하는 디자인 롤로 개발한 64메가 D램에는 차세대 회로선폭 기술이 개발되면서 0.26마이크로미터(256메가 D램 기술), 0.18마이크로미터(1기가 D램 기술), 0.13마이크로미터(4기가 D램 기술)에 해당하는 디자인 룰이 채택되었던 것이다.
차세대 회로선폭 기술을 적용하면 상당히 많은 비용이 절감된다. 예를 들어 0.18마이크로미터 디자인 룰을 채택했던 256메가 D램 칩에 0.13마이크로미터 디자인 룰을 적용하면 크기를 절반으로 줄일 수 있다. 0.13마이크로미터 디자인 룰을 적용했던 256메가 D램 칩에 0.11마이크로미터 디자인 룰을 적용하면 그 크기는 59%로 줄어든다. -58쪽
칩의 크기를 죽소하면 웨이퍼 사용양이 그만큼 줄어들기 때문에 생산비용을 크게 절감할 수 있다.
칩의 크기를 축소하면 이외에도 여러가지 장점이 있다. 첫째, 크기를 줄이면 반도체의 성능이 향상되는데, 특히 안정성이 높아진다. 이러한 성능 개선은 웨이퍼 사용량 감 소 못지않게 커다란 이득이다.
둘째, 칩 크기를 줄임에 따란 모바일 전자장치에 메모리 반도체를 활용할 수 있는 여지가 크게 늘었다. -60쪽
생산라인의 복합적 활용을 통한 비용 절감
첫째, 삼성전자는 구 생산라인에서 신제품을 만들어내는 방법을 도입했다....삼성전자는 기존 8인치 웨이퍼 생산라인에서 회로선폭 0.18마이크로미터 디자인 룰로 256메가 D램을 대량생산하는 혁신을 단행했다. 이에 따라 삼성전자는 256메가 D램의 상당 부분은 신규라인 투자 없이 생산할 수 있었다.
둘째, 삼성전자는 일본 업체들을 추격하던 1980년대 후반부터 한 생산라인에서 차세대 제품까지 양산할 수 있도록 설계해서 생산라인의 활용도로를 높였다. -61쪽
|